CÁC HỌ VI MẠCH LOGIC CƠ BẢN
d. Hệ số tải , là số cổng có thể được vận hành bởi một cổng, hệ số tải càng
cao càng thuận lợi.
e. Các tham số dòng và áp
- V
CC
: Điện thế nguồn (power supply): khoảng điện thế cho phép cấp cho
IC để hoạt động tốt. Thí dụ với IC số họ TTL, V
CC
=5±0,5 V , họ CMOS V
DD
=3-
15V (Người ta thường dùng ký hiệu V
DD
và V
SS
để chỉ nguồn và mass của IC họ
MOS)
- Điện áp đầu vào ở mức cao V
IH
(High level input voltage) : điện áp tối
thiểu mà cổng có thể nhận biết mức 1
- Điện áp đầu vào ở mức thấp V
IL
(Low level input voltage) : điện áp tối đa
mà cổng có thể nhận biết mức 0
- Điện áp đầu ra ở mức cao V
OH
(High level output voltage) : điện áp tối
thiểu tại đầu ra tương ứng mức 1
- Điện áp đầu ra ở mức thấp V
OL
(Low level output voltage) : điện áp tối đa
tại đầu ra tương ứng mức 0
- Cường độ dòng điện đầu vào mức cao I
IH
(High level input current) :
dòng tối thiểu được cung cấp tương ứng với mức 1
- Cường độ dòng điện đầu vào mức thấp I
IL
(Low level input current) :
dòng tối đa được cung cấp tương ứng với mức 0
- Cường độ dòng điện đầu ra mức cao I
OH
(High level output current) :
dòng cực đại mà ngõ ra cung cấp tương ứng với mức 1
- Cường độ dòng điện đầu ra mức thấp I
OH
(Low level output current):
dòng cực tiểu mà ngõ ra cung cấp tương ứng với mức 0
- I
CCH
,I
CCL
: Dòng điện chạy qua IC khi ngõ ra lần lượt ở mức cao và thấp.
f. Nhiễu
- Các tín hiệu nhiễu như tia lửa điện, cảm ứng từ có thể làm thay đổi trạng
thái logic của tín hiệu do đó ảnh hưởng đến kết quả hoạt động của mạch.
- Tính miễn nhiễu của một mạch logic tùy thuộc khả năng dung nạp hiệu
thế nhiễu của mạch và được xác định bởi lề nhiễu. Lề nhiễu có được do sự
chênh lệch của các điện thế giới hạn (còn được gọi là ngưỡng logic) của mức
cao và thấp giữa ngã ra và ngã vào của các cổng
5
CÁC HỌ VI MẠCH LOGIC CƠ BẢN
- Tín hiệu khi vào mạch logic được xem là mức 1 khi có trị >V
IH
(min) và là
mức 0 khi <V
IL
(max). Điện thế trong khoảng giữa không ứng với một mức
logic nào nên gọi là vùng bất định. Do có sự khác biệt giữa V
OH
(min) với
V
IH
(min) và V
OL
(max) với V
IL
(max) nên ta có 2 giá trị lề nhiễu:
Lề nhiễu mức cao: V
NH
= V
OH
(min) - V
IH
(min)
Lề nhiễu mức thấp: V
NL
= V
IL
(max) - V
OL
(max)
- Khi tín hiệu ra ở mức cao đưa vào ngã vào, bất cứ tín hiệu nhiễu nào có
giá trị âm và biên độ >V
NH
đều làm cho điện thế ngã vào rơi vào vùng bất định
và mạch không nhận ra được tín hiệu thuộc mức logic nào. Tương tự cho trường
hợp ngã ra ở mức thấp tín hiệu nhiễu có trị dương biên độ >V
NL
sẽ đưa mạch
vào trạng thái bất định.
6
CÁC HỌ VI MẠCH LOGIC CƠ BẢN
g. Mi ề n nhiệt độ họat động , từ 0-70
0
C cho các ứng dụng tiêu dùng và công
nghiệp, từ 55
0
C – 125
0
C cho các mục đích quân sự.
h. Logic cấp dòng và logic nhận dòng
- Một mạch logic thường gồm nhiều tầng kết nối với nhau. Tầng cấp tín
hiệu gọi là tầng thúc và tầng nhận tín hiệu gọi là tầng tải. Sự trao đổi dòng
điện giữa hai tầng thúc và tải thể hiện bởi logic cấp dòng và logic nhận dòng.
Hình (a) cho thấy hoạt động gọi là cấp dòng: Khi ngã ra mạch logic 1 ở
mức cao, nó cấp dòng I
IH
cho ngã vào của mạch logic 2, vai trò như một tải nối
mass. Ngã ra cổng 1 như là một nguồn dòng cấp cho ngã vào cổng 2
Hình (b) cho thấy hoạt động gọi là nhận dòng: Khi ngã ra mạch logic 1 ở
mức thấp, nó nhận dòng I
IL
từ ngã vào của mạch logic 2 xem như nối với nguồn
V
CC
.
- Thường dòng nhận của tầng thúc khi ở mức thấp có trị khá lớn so với
dòng cấp của nó khi ở mức cao, nên người ta hay dùng trạng thái này khi cần
gánh những tải tương đối nhỏ, ví dụ khi chỉ cần thúc cho một led, người ta có
thể dùng mạch (Hình a) mà không thể dùng mạch (Hình b).
7
CÁC HỌ VI MẠCH LOGIC CƠ BẢN
i. Tính Schmitt Trigger
- Trong phần giới thiệu lề nhiễu, ta thấy còn một khoảng điện thế nằm giữa
các ngưỡng logic, đây chính là khoảng điện thế ứng với transistor làm việc
trong vùng tác động. Khoảng cách này xác định lề nhiễu và có tác dụng làm
giảm độ rộng sườn xung (tức làm cho đường dốc lên và dốc xuống của tín hiệu
ra dốc hơn) khi qua mạch. Lề nhiễu càng lớn khi vùng chuyển tiếp của ngã vào
càng nhỏ, tín hiệu ra thay đổi trạng thái trong một khoảng thời gian càng nhỏ
nên sườn xung càng dốc. Tuy nhiên vẫn còn một khoảng sườn xung nằm trong
vùng chuyển tiếp nên tín hiệu ra không vuông hoàn toàn.
8
CÁC HỌ VI MẠCH LOGIC CƠ BẢN
- Để cải thiện hơn nữa dạng tín hiệu ngã ra, bảo đảm tính miễn nhiễu cao,
người ta chế tạo các cổng có tính trễ điện thế, được gọi là cổng Schmitt Trigger
(hình a).
Hình (b) mô tả mối quan hệ giữa V
out
và V
in
của một cổng đảo Schmitt
Trigger.
Ký hiệu các cổng Schmitt Trigger.
j. Yêu cầu v ề nguồn
k. Tính đa dạng , khả năng tích hợp, giá thành, chế tạo, dễ phối hợp với vi
mạch công nghệ khác.
9
CÁC HỌ VI MẠCH LOGIC CƠ BẢN
III. CÁC HỌ CỔNG LOGIC
1. HỌ DDL (DIODE DIODE LOGIC)
Là họ cổng logic do các diode bán dẫn tạo thành.
(a) Sơ đồ cổng AND
(b)Sơ đồ cổng OR
Nguyên lý hoạt động của cổng rất đơn giản. Đối với trường hợp (a) chỉ duy
nhất một tổ hợp biến vào A = B = H (logic 1) làm cả hai diode D1, D2 đều bị
khóa và đầu ra Y lấy mức H, nghĩa là mạch thể hiện một cổng AND. Ngược lại,
đối với hình (b), chỉ duy nhất tổ hợp A = B = L mới không tạo được dòng qua
các diode và sụt áp trên R1 = 0. Tương ứng, đầu ra lấy mức L. Trường hợp này
mạch thể hiện một cổng OR.
Ưu điểm của họ DDL:
10
CÁC HỌ VI MẠCH LOGIC CƠ BẢN
- Mạch điện đơn giản, dễ tạo ra các cổng AND, OR nhiều lối vào. Ưu điểm
này cho phép xâu dựng các ma trận Diode với nhiều ứng dụng khác nhau.
- Tần số công tác có thể đạt cao bằng cách chọn các diode chuyển mạch
nhanh.
- Công suất tiêu thụ nhỏ.
Nhược điểm
- Độ phòng vệ nhiễu thấp ( V
RL
lớn )
- Hệ số ghép tải nhỏ. Để cải thiện độ phòng vệ nhiễu ta có thể ghép nối tiếp
ở mạch ra một diode. Tuy nhiên, khi đó V
RH
cũng bị sụt đi 0,6V.
2. HỌ DTL (DIODE-TRANSISTOR LOGIC)
Bao gồm diode ở ngõ vào và transistor ở ngõ ra
Ví dụ, cổng NAND DTL
Ngõ ra Y kéo lên nguồn Vcc được gọi là ngõ ra kéo lên thụ động (Passive
pull up)
3. HỌ TTL (TRANSISTOR-TRANSISTOR LOGIC)
Loại DTL sớm được thay thế bởi mạch TTL tức Transistor ở ngõ vào và
Transistor ở ngõ ra. Ví dụ, cổng NAND TTL
11
CÁC HỌ VI MẠCH LOGIC CƠ BẢN
Lưu ý: khi các ngõ vào A,B để hở (thả nổi ngõ vào) thì không có dòng
chảy ra ở A, B nên ngõ vào để hở giống như nối lên cao (logic 1)
Đầu ra TTL hoạt độ__________ng như bộ thu nhận dòng ở trạng thái thấp
(Q4) và cung cấp dòng ở trạng thái cao (Q3)
Ngõ ra Y kéo lên Transistor nên được gọi là ngõ ra kéo lên tích cực
(Active pull up) hay còn gọi là ngõ ra cột chạm (Totel pole). Với Q3 sẽ không
có dòng nào truyền qua
Rc khi ngõ ra ở mức thấp nên sẽ giảm bớt dòng tiêu hao trong mạch. Trong
khi kiểu kéo lên thụ động sẽ làm cho Q4 dẫn một dòng khá lớn khi ngõ ra ở
mức thấp
Ưu điểm thứ hai của cấu hình Totem pole là khi Y ở trạng thái cao, Q3 có
trở kháng đầu ra thấp nên rất thuận tiện nếu tải có tính dung C
12
CÁC HỌ VI MẠCH LOGIC CƠ BẢN
Nhược điểm của cấu hình totem pole thể hiện trong giải đoạn chuyển tiếp
từ thấp lên cao. Vì Q4 tắt chậm nên khi Q4 chưa tắt mà Q3 đã dẫn, thời gian
này (vài ns) cả 2 transostor đều dẫn điện nên hút một dòng tương đối lớn.
a. CÁC ĐẶC ĐIỂM CỦA HỌ TTL CHUẨN
Các IC số họ TTL được sản xuất lần đầu tiên vào năm 1964 bởi hãng
Texas Instrument Corporation của Mỹ, lấy số hiệu là 74XXXX & 54XXXX.
Loạt IC TTL chuẩn đầu tiên gọi là seri 54/74. Sự khác biệt giữa 2 họ 74XXXX
và 54 XXXX chỉ ở hai điểm:
- 74: V
CC
=5 ± 0,5 V và khoảng nhiệt độ hoạt động từ 0
o
C đến 70
o
C
- 54: V
CC
=5 ± 0,25 V và khoảng nhiệt độ hoạt động từ -55
o
C đến 125
o
C
Các tính chất khác hoàn toàn giống nhau nếu chúng có cùng số.
Trước số 74 thường có thêm ký hiệu để chỉ hãng sản xuất. Thí dụ SN của
hãng Texas, DM của National Semiconductor, S của Signetics
Ngoài ra trong quá trình phát triển, các thông số kỹ thuật (nhất là tích số
công suất vận tốc) luôn được cải tiến và ta có các loạt khác nhau: 74 chuẩn, 74L
(Low power), 74 H (High speed), 74S (Schottky), 74LS (Low power Schottky),
74AS (Advance Schottky), 74ALS (Advance Low power Schottky), 74F (Fast,
Fair Child).
Ví dụ, cổng NOR sẽ có các mã số khác nhau DM7402, SN7402…
Khoảng nhiệt độ và điện thế nguồn
Seri 74 vận hành trong khoảng điện thế 4.75 đến 5.25 và nhiệt độ 0
O
C đến
70
O
C
Seri 54 chấp nhận điện thế nguồn trong khoảng 4.5 đến 5.5 và nhiệt độ
-55
O
đến 125
O
C
Mức điện thế của seri 74
Tối đa Chuẩn Tối thiểu
13
CÁC HỌ VI MẠCH LOGIC CƠ BẢN
V
OL
0.2 0.4
V
OH
2.4 3.4
V
IL
0.8
V
IH
2.0
Công suất tiêu hao bình quân một cổng khoảng 10mW
Thời gian trễ tiêu biểu tpLH=11ns và tpHL=7ns, trung bình 9ns
Đầu ra TTL chuẩn có thể kích thích 10 đầu vào TTL chuẩn
b. HỌ TTL CẢI TIẾN
74 74S 74LS 74AS 74ALS 74F
Định mức hiệu suất
Trễ do truyền (ns) 9 3 9.5 1.7 4 3
Công suất (Mw) 10 20 2 8 1.2 6
Chỉ số giá trị (pJ) 90 60 19 13.6 4.8 18
Hệ số tải 10 20 20 40 20 33
Các thông số điện thế
V
OH
(min) 2.4 2.7 2.7 2.5 2.5 2.5
V
OL
(min) 0.4 0.5 0.5 0.5 0.4 0.5
14
Không có nhận xét nào:
Đăng nhận xét